产品分类:74系列
产品型号:AiP74HC193
简要说明:74HC193是4位二进制的加/减计数器。具有分开的加/减时钟CPU和CPD来简化了操作,输出随着任一时钟输入的从低电平到高电平的转换而同步改变状态。当CPD为高电平,CPU为时钟脉冲时,电路为计数加模式。
概述
74HC193是4位二进制的加/减计数器。具有分开的加/减时钟CPU和CPD来简化了操作,输出随着任一时钟输入的从低电平到高电平的转换而同步改变状态。当CPD为高电平,CPU为时钟脉冲时,电路为计数加模式。当CPU为高电平,CPD为时钟脉冲时,电路为计数减模式,在任何时间里,只能有一个时钟输入为高电平,否则会出现错误。在任何时候只要步主复位输入(MR)为高时,电路就会清零。也可以通过异步并行加载输入(PL)来使电路进行并行加载。终端计数加(TCU)和终端计数减(TCD)输出通常为高电平,当电路达到最大计数状态“15”时,CPU的下一个从高到低的转换将会导致TCU变低。TCU会一直为低直到CPU再次变高。重复计数加时钟,同样,当电路处于“0”且CPD变为低电平时,TCD输出将变为低电平。由于重新配置时钟波形,终端计数输出可以用作同步计数器的多级计数器的时钟输入信号。多级计数器不会完全同步,因此在每个阶段都添加了一个轻微的延时。该计数器可以由电路的异步并行负载能力来预设。当并行加载输入(PL)为低电平时,不管时钟输入状态如何,并行数据输入(D0至D3)预设的信息被加载计数器和展现到输出(Q0至Q3)上。当主复位输入(MR)为高电平时,将禁止并行加载,覆盖两个时钟输入且所有的输出(Q0至Q3)为低电平。如果在复位或加载操作之后,其中一个时钟输入为低电平,则该时钟的下一个低电平至高电平转换将被认为是正确的信号并开始计数。输入包含钳位二极管,这样可以使用限流电阻将输入端接入超过VCC的电压。
主要功能及特点
同步可逆4位二进制计数
异步并行加载
异步复位
扩展不需要外部逻辑
封装形式:DIP16/SOP16/TSSOP16
主要应用
医疗仪器
工业设备
消费电子
工业控制
机顶盒
汽车电子系统
电信和网络设备
封装类型
DIP16
SOP16
TSSOP16
微信扫码 关注我们
24小时咨询热线15915310670
移动电话15915310670
Copyright © 2002-2022 长龙鑫 版权所有 Powered by EyouCms 地址:广东省深圳市宝安区新安街道创业二路 新一代信息技术产业园C座623号 备案号:粤ICP备17052896号 网站地图